dadod napisao:Konacno sam uhvatio malo vremena da zavrsim pojacalo s lateral mosfetima na izlazu.
Pojacalo je nesto jednostavnije nego ono s vertical mosfetovima, ima umjereni nivo povratne veze, vrlo visoku faznu marginu i marginu pojacanja (phase margin, gain margin) sto se moze vidjeti iz priloznog grafa povratne veze (loop gain), i jako dobro svira.
Jako lijepo
Kolika je struja mirovanja?
Inace imam jednu zamjerku i dva moguca predloga.
Zamjerka se odnosi na zenerice za limitiranje struje, koje su spojene s drivera. Predlozio bih spoj iza gate stoppera (s dvije 1N914 u jednu zenericu tako da su oba gate-a paralelnih MOSFET-a spojena). Zasto? Ukoliko dodje do limitiranja struje, sve iznad onog sto MOSFETi ne daju (radi limita), pojacalo ce nastojati (radi NPV) svejedno dati, i to ce ici direktno iz drivera - kroz zener u seriju s 1N914. Ta je struja limitirana samo dinamickim otporom tih dioda, i moglo bi se dogoditi da se tu nesto sprzi prije nego odrade druge forme zastite (osiguraci?). Inace su lateralci izuzetno robusni i redovito se stite samo osiguracima uz strujni limit. Spoj iza gate stoppera limitira struju drivera samim otporom gate stoppera. Nije ni to bas savrseno (limit je kod kratkog spoja skoro 400mA u piku s negativne strane, nesto manje s pozitivne), ali u odnosu na 'beskonacno' je to svakako bolja situacija
Predlog jedan se odnosi na karakteristiku MOSFET-a. Prenosne karakteristika ovih N i P MOSFET-a se podudaraju pri strujama oko 0.2-0.4A a nakon toga N-kanalni MOSFET provodi nesto vecu struju za isti Ugs. Na zalost pri strujama ispod 0.2A je podrucje gdje zive zmajevi
i tu su dosta velike tolerancije medju pojedinim primjercima MOSFETa, no struje su male i korekcija koju mora odraditi NPV nije tako velika. Vidim da su stavljeni dosta veliki source otpori, kako je i primjereno za lateralce, i znam da je to pitanje kompromisa da se ne povecavaju gubici koji su ionako dosta veliki (o tome u predlogu 2). Standardni nacin da se stvari dovedu u balans je malo veci source otpor na N-kanalnom MOSFET-u, u odnosu na P kanalni. Trebalo bi malo mjeriti i racunati koliko, no za slucaj jace verzije MOSFETa iz ove serije (J56/K176) kada P-kanalni uopce nemaju source otpor, N-kanalni trebaju oko 0.18 ohma po MOSFET-u. Naravno kada su prisutni relativno veliki otpori na obje strane, razlike se po prirodi smanjuju. Bilo kako bilo pojacalo ce kod strujnog limita limitirati asimetricno, e sad koliko je to bitno...
Mala anegdota - cesto se za razna hibridna pojacala koristi jednostavan 'power buffer' s jednim ili vise parova ovih MOSFET-a, i ako se ne stavi balans source otpor u N-kanalnu stranu, kod vecih snaga dolazi do pojave DC komponente jer N strana ima vece pojacanje od P strane, koji onda zbunjuje DC servo (ako postoji) ili DC zastitu (ako postoji) ili zvucnik, a s jednim parom na snazi oko 50W moze iznositi i do 2V ako su MOSFETi nesretno odabrani sto se tice tolerancija. S ovim pojacalom naravno tog problema nece biti jer ce se za korekciju pobrinuti NPV, jedino sto izlazni stupanj poslijedicno asimetriji ima vece izoblicenje, radi dodatnih parnih harmonika, pa je i vise posla za NPV.
Predlog 2 se odnosi na mogucnost da MOSFET driver stupanj pri clippingu provede dio valovitosti napona napajanja na izlaz. Moguca je mala modifikacija, dovodjenje posebnog napona napajanja na pobudni stupanj (do i ukljucivo MOSFET drivera) a posebnog na izlazni (uz predvidjeni kratkospojnik ako se to ne zeli). Poanta ovdje nije smanjiti gubitke (sto se cesto radi povecanim naponon za pobudni stupanj u odnosu na onaj za izlazni), vec osigurati cisti clipping. To znaci da nije nuzno da bude 4 napona napajanja, vec zelimo da onaj za pobudni stupanj ima manju valovitost. Dovoljno zasebnim ispravljacem iz istog namota trafoa ispraviti posebni napon za pobudni stupanj. Uz ispravno dimenzioniranje filter kondenzatora ce radi manjeg opterecenja koje za svoj ispravljac predstavlja pobudni stupanj, napon na tom ispravljacu ce imati manju valovitost, i nesto veci minimalni napon pri opterecenju (vecoj izlaznoj snazi). Buduci da je Vgs MOSFETa za punu snagu dosta velik, taj veci napon napajanja pobudnog stupnja ga kompenzira, ali ne do mjere da potjera izlaz dovoljno blizu njegovom naponu napajanja da valovitost istog bude utisnuta u clipp-ani izlazni signal. Ukupni je efekt da je gubitak radi Vgs nesto smanjen (ne previse bitno) ali izlaz uvijek ima cisti clipping (sto je vrlo pozeljno). Moguce je da bi se taj efekt postigao vec prebacivanjem napajanja MOSFET drivera na drugu stranu otpora od 33 ohma i naravno korekcijom vrijednosti lokalnog filter kondenzatora (sada 220uF).
Dakle, od potpuno hladnog ampa do potpuno zagrijanog bias izlaza je malčice prekompenziran...ovo bi trebalo provjeriti u praksi, jer kod originalne verzije bias izlaza ide od 138->91mA pri istim kondicijama u simu.
to se moglo i prepostaviti s obzirm na phase i gain margine.
