U temi CFA ilimzn je opisao razlike između ovog jednostavnog uparivanja di je MOSFET spojen sam na sebe i postavljanja tranzistora u realne uvjete:
......jako je dobro pitanje sto si zapravo i koliko lijepo uparivao. Uparivanje po Vgs ima smisla samo pri realisticnim Vds i Id.
.......IRFPxxx i 9xxx imaju utoliko razlicit Vgs0 koliko ga daje pitanje metalurgije (P i N verzija) a to zapravo nije puno. Cak i da je Vgs razlicit, dok god je vgs/Id krivulja ista, DC servo ce rijesiti 'DC offset' u Vgs-u. Ovo nije bitno razlicito u odnosu na lateralce, ciji napon praga isto varira od primjerka do primjerka.
Problem je na zalost puno veci, a to je da se MOSFETi istih oznaka razlikuju od proizvodjaca do proizvodjaca, pogotovo P tipovi. Pogledati ovdje:
http://www.diyaudio.com/forums/solid-st ... ets-2.html
Kod JLH i opcenito lateralnih konstrukcija bias je obicno s potom no da se rijesiti pametnije. Ja koristim fiksni otpor u paralelu s trimerom (wiper - jedna strana), tako da je vrijednost trimera odabrana za neku prilicno veliku ali jos uvijek ne smrtonosnu struju mirovanja. Po potrebi je utrimano dodatnim otporom u paralelu. Problem je sto bi, ako se ugradjuje temperaturna kompenzacija, zapravo trebalo imati blago pozitivan temperaturni koeficijent struje mirovanja s porastom temperature, da kompenzira MOSFET. Zato preferiram otpor s nula koficijenta.
Eksperimentiranjem na LEX pojacalu ustanovljeno je da je optimalna struja za lateralne MOSFET-e prakticki ista ona u kojoj je temperaturni koeficijent nula, za J162/K1058 oko 120-130mA. Za J56/K176 blize 160mA.
Za koristenje vise parova u paralelu obavezno ih je potrebno cim bolje upariti, i to ne samo po Vgs0, na zalost moguce jedino tracerom ili prirucnim uredjajem koji bi testirao barem 3 radne tocke.
U realnim uvjetima bez NPV je pozeljno koristiti vise parova s obzirom da u klasi Ab svaki par ima izlazni otpor cca 1 ohm za J162/K1085, nesto manje za J56/K176. U klasi A se taj iznos moze smanjiti na pola. Za neki upotrebljivi damping faktor bilo bi pozeljno da je izlazni otpor pojacala barem 1/10 opterecenja ili manje, iz cega izlazi minimum od dva para u paraleli bez GNFB. Dodatno, N-kanalni lateralac ima nesto vecu strminu, koja se moze ujednaciti otporom od 0.15-0.18 ohma u source-u N-kanalnog MOSFETa.
Kod vertikalaca je ta cifra otprilike 2-3 puta manja ali otpor nije toliko linearan koliko je sa lateralcima. Ponovo, moze se ujednaciti asimetricnim source otporima, ali opet nista bez mjerenja
Po tom pitanju su lateralci puno konzistentniji dok god se drzimo originalnih Hitachi/Renesas parova.
Jos jedna napomena re viseg napona napajanja za izlazni stupanj - lateralci imaju prilicno velik Rdson i blago koljenu u karakteristikama kada se Vds priblizava manjim naponima uz vece struje. Kompresija karakteristika pocinje vec kod cca Vds=15V uz maksimalnu struju, sto je na samom rubu maksimuma disipacije, sto znaci da su gubici napon napajanja -> izlazni napon prilicno veliki po paru. Situacija se naravno znacajno poboljsava s vise parova. Ovo je vrlo bitno kod uparivanja - treba ga raditi na realnim Vds vrijednostima, na dijelu krivulja koje su polozene (van tzv. triodnog podrucja). Radi toga uparivanje samo po Vgs-u tako da se spoje skupa D i G _NIJE_ ispravan nacin. U realnom pojacalu Vds je puno veci od Vgs0 i ovakav jednostavan test drzi MOSFET u triodnom podrucju gdje su im karakteristike najmanje ujednacene. Bolji nacin je od MOSFET-a napraviti Vgs multiplikator, recimo u odnosu 1:10 (tako da se izmedju D i S stavi dijelilo 10:1 i na sredinu dijelila spoji G). Zatim se mjeri Vgs uz mijenjanje struje kroz takav spoj, pomocu laboratorijskog ispravljaca. Slicno vrijedi i za vertikalce, jedino je potreban manji odnos dijelila (1:3..5).
Postao/la SasaKC83 » Čet stu 12, 2020 6:54 pm 
