OK kad me vec zazivase...
Bojim se da su postavljena pitanja pomalo produkt citanja sheme 'napamet' (sto u ne mogu zamjeriti jer su autori pitanja u zivotu vjerojatno vidjeli stotine slicnih) umjesto da se malo bolje prouci, premda ima sitnih gresaka. Zato cu skrenuti paznju na par 'detalja' koji naizgled uobicajeno cine prilicno neuobicajenim.
1) Pazljivo pogledati kamo je spijen izlaz cijevnog stupnja - NIJE spojen na invertirajuci ili neinvertirajuci ulaz chipa i time je vec usporedba sa svim shemama koje se baziraju na uobicajenom spoju i ovdje pokazanim, ne stoji. (Osobno smatram da je lijepo vidjeti projekte s tim chipom, o tome nesto vise kasnije, no isto tako mislim da ne spadaju u ovu temu ako nisu hibridi, zar ne?). Za ulaz u chip se koristi pin 11 (DRV), inace koristen za spajanje vise chipova u paralelu. Nesto vise o ovom opet u nastavku.
2) Pin 11 (DRV) je zapravo iz chipa izvucen spoj predstupnjeva (do tzv. VAS stupnja) i izlaznog stupnja, koji je zapravo buffer. U slucaju spajanja chipova u paralelu prema uobicajenom receptu, jedan chip se koristi kao i inace, a ostalima (Iako nije bas preporucljivo staviti vise od dva a i to vec zna biti problem!) je ulazni stupanj ugasen, i spajaju se zajedno preko pinova 11. Na taj nacin jedan ulazni stupanj u jednom chipu tjera dva (ili teoretski vise) izlaznih stupnjeva spojenih u paralelu. Direktna poslijedica je dvostruka maksimalna struje, tj. dva puta manja minimalna impedancija opterecenja i dvostruka snaga. MEDJUTIM! U ovom slucaju iako se koristi pin 11 kao ulaz, ulazni stupanj NIJE iskljucen, vec radi normalno. Ovim smo ujedno usli u teritoriju nepoznatog, i koliko znam, ovakvo rijesenje neceta naci nigdje drugdje - ovo je jedna od ideja s kojom se igram vec par godina ali vidim da jednostavno nece biti vremena da je realiziram, pa mi je bilo drago to prepustiti drugima.
Ostalo cu objasniti kroz odgovore na Davorinova pitanja.
davorin napisao:Gledajući šemu, imam neke nedoumice:
-Signal negativne povratne veze se u 100% iznosu (~20V kod 50W/8 Ohma) vraća na prvu rešetku elektronke na koju se toliki napon ne smije dovesti (barem ne bez spoja degeneracije ili klizne radne točke!)
Ako ignoriramo:
1) Source na ulazu (vjerojatno niske impedancije)
2) Serijski otpornik prema G1 od 15-180k (sto limitira maksimalnu struju resetke u slucaju totalnog kvara chipa na nekih... 200uA? ili maksimalni napon na -40 volti. Tesko da je to problem.
3) Da je izlaz niskoimpedantna tocka (nadajmo se oko 0.3 ohma...) koja je k tome neovisno dovedena na 0V samim chipom.
Dakle, ako je ulaz odspojen, istina je da je povratna veza 100%. Koliko je tada pojacanje zbilja nije bitno, jer... hm, nema signala? Stovise, nije i losa ideja imati pojacanje 1 s obzirom da ne zelimo pojacavati sum i brum odspojenog ulaza.
No, s obzirom da je stupanj s cijevi spojen preko kondenzatora, pojacalo nema povratnu vezu za istosmjernu komponentu (ov je bitna ticka o kojoj vise kasnije) pa ce tako u slucaju odspojenog ili uostalom kratko spojenog ulaza, na izlazu chipa biti neki DC offset. On se vraca nazad preko otpora povratne veze na G1 pentode. Kasnije cu pokazati da je DC offset ispravnog chipa negdje u milivotima, sto zaista nije problem. Ukoliko se chip razleti, i izlaz se zalijepi na naponnapajanja, evidento ispravan rad cijevnog stupnja nije vise bitan, ono sto je bitno je da ne spalimo i cijevni stupanj. No, ako izlaz ode na pozitivni napon napajanja a ulaz je odspojen, G1 ce postati dioda prema katodi, no struja koja tece kroz nju je limitirana otrporom povratne veze, reda 150-180k, sto znaci da je maksimalna struja kad bi dioda G1-K imala pad napona nula, oko 200uA. U stvarnosti na toj struju napon na diodi je par V pa je disipacija resetke 'cak' oko 500-600uW. AKo izlaz ode na minus napajanje a nema ulaza, na G1 ce biti isti napon. I dalje je tu otpor da limitira struju no u stvarnosti -40V cak ni za ovu elektronku nije nikakav problem. To sto ce pentoda otici u zapiranje, i napon na anodi ce biti prakticno napon napajanja tog stupnja nije problem s obzirom da smo chip vec spalili, no i onda postoje zastitne diode na pinu 11. Za sve druge slucajeve, npr. clipping, spojen je ulaz. U tom slucaju ili vrijedi dijeljenje preko ulaznog otpora i povratne veze, ili je smanjeno pojacanje pa je napon na G1 limitiran negdje na oko +-0.5V. Ovo je posve klasican spoj, ekvivalent anodno slijedila, ekvivalent invertirajuceg OP-ampa itd.
E sad, postoji manja greska koja se tice spoja ulaznog kondenzatora. Ukoliko postoji DC offset iz source-a, i on se spoji na vec ukljuceno pojacalo, punjenje veznog kondenzatora na taj napon ce prouzrociti tranzijent na izlazu, s obzirom da ce se izlaz preko povratne veze pokusati odupirati struji punjenja, i taj tranzijent moze potrajati koju sekundu jer u sustavu postoji jos jedan vezni kondenzator (prema pinu 11). Uz to postoji i inherentni DC-servo, o kojem vise kasnije. Vremenske konstante tih veznih koncenzatora treba pazljivo odabrati, i ona ulaznog dijela mora biti najkraca da se takve prelazne pojave ne akompliciraju. Ova bi se problematika moga donekle poboljsati tako da se na ulaz u paralelu stavi otpornik reda parsto k ohma, tako da se ulazni kondenzator moze isprazniti, tj. 'napuniti' na DC offset koji dolazi sa izlaza chipa, cak i kad ulaz nije spojen.
-Prva rešetka zapravo i nema odvodnog otpornika ukoliko nije spojen zvučnik?
Malo cudno postavljeno pitanje jer ignorira rad chipa, no pretpostavljam da se pitanje odnosi na vrijeme dok je chip u standby modu i izlaz je u stadiju visoke impedancije. Da, ovdje postoji problem izostavljenog elementa, jer je inicijalno zamisljeno da chip uvijek radi ali je izlaz u MUTE stanju. No, ovo je nesto sto treba provjeriti jer mislim da je MUTE implementiran kroz ulazni stupanj chipa, koji ovdje ima drugaciju funkciju od uobicajene. Postoji nekoliko nacina na koji se ovo moze rijesiti, jedan od jednostavnijih je 1k/2W u paralelu s izlazom.
Testiranje STBY/MUTE mehanizma je potrebno za korektnu implementaciju ukljucivanja izlaznog stupnja, i koliko znamo do sad, MUTE je implementiran u ulaznom stupnju chipa, dakle ne mozemo ga koristiti jer ulazni stupanj 'gazimo' injektiranjem signala u pin 11. STBY je implementiran u izlaznom stupnju i ovdje se moze koristiti opto-coupler da upali chip tek kad se cijev zagrije. ALI! Nije moguce direktno spojiti zvucnike jer ce pojacalo inicijalno proci kroz spori tranzijent dok se cijev ne zagrije do kraja. Test ce pokazati koliki je, no ideja je za sada staviti relej, koji se pali s zadrskom (prilicno velikom) kad se aktivira opto-coupler, a gasi cim nestane napajanja.
-Signal negativne povratne veze se odvodi na nekorišteni ulaz predstupnjeva integrirca u isto vrijeme kad i na ulaz rešetke? Jesu li oni u korektnim faznom odnosima?
Zanimljivo da je promakao jedan puno zaznutiji 'detalj' a to je da je - ulaz chipa na koji se spaja DC povratna veza za sam chip, spojen na masu direktno preko kondenzatora, sto znaci da je za DC pojacanje chipa jedan a za AC 'beskonacno'.
Fazni odnos je korektan, s obzirom da je stupanj s cijevi invertirajuci pa je njegov ulaz isto tako invertirajuci u odnosu na fazu izlaza, kao sto je invertirajuci (-) ulaz na chipi invertirajuc po definiciji. Drugim rijecima, jedini ulaz koji cijevni stupanj ima je - ulaz, pa tamo i de i povratna veza.
Puno vaznije od toga je na kojim frekvencijama te povratne veze djeluju, i to bas nioje na prvi pogled ocigledno.
Analiza tog problema za pocetak uzima da nemamo ulazni kondenzator prije cijevi, a razlog tome sto je tamo cu objasniti kasnije.
Prvo sto treba objasniti je da je pin 11 na chipu, izlaz VAS stupnja, tocka izuzetno visoke impedancije, reda stotine k - ovo je ujedno i razlog zasto spajanje vise od dva chipa u paralelu nije preporucljivo. VAS stupanj u chipu je zapravo strujni izvor, cija je izlazna impedancija vrlo visoka, no nemojmo to mijesati s strujnim mogucnostima. One su dostatne za tjeranje ulaznih kapaciteta izlaznog stupnja chipa do prilicno visokih frekvencija, no s dav takva u paralelu, gornja granicna frekvencija se smanjuje dvostruko, i tzv. margina stabilnosti chipa, koji u normalnoj implementaciji racuna na globalnu povratnu vezu, postaje sve manja. S dovoljno chipova u paralelu, sve skupa ce postati oscilator u svim slucajevima.
Poslijedica karaktera pina 11 je, da ce chip izvana narinut napon na pin 11, iz relativno niskoimpedantnog izvora, bufferirati strujno na izlazu, umjesto da slijedi signal iz ulaznog stupnja - izvana doveden napon na pinu 11 jednostavno 'pregazi' ono sto radi ulazni stupanj u samom chipu. Upravo ovaj efekt koristimo tako da na pin 11 dovodimo signal iz cijevnog ulaznog dijela. Ovdje se moze postaviti i pitanje, je li izlazna impedancija tog stupnja dovoljno niska, i to je pitanje svakako na mjestu, i jedna od nepoznanica koje ce se utvrditi eksperimentalno. No, struktura ulaznog stupnja chipa sugerira da mu je izlazna impedancija daleko veca, barem 10 puta, i da je pravo 'opterecenje' zapravo ulazna impedancija izlaznog stupnja. Ponavljam, pin 11 treba gledati kao 'zicu kojom je spojen ulazni dio chipa s izlaznim stupnjem chipa', koja je k tome spojena i na pin 11. O tome zasto je za pocetak odabran bas ulazni stupanj s pentodom, malo kasnije.
Ako pretpostavimo da je vanjski cijevni ulaz sposoban 'pregaziti' signal koji u predstupnjevima generira sam chip, ostaje jos uvijek problem da bi se predstupanj, prepusten samom sebi, mogao 'opirati' onom sto cijev stavlja na pin 11, prividno povecavajuci opterecenje koje pin 11 predstavlja cijevnom dijelu. Da bi se to postiglo, za korisni audio signal zelimo nekkao 'umrtviti' ulazne stupnjeve chipa, da su u nekom konstantnom stanju. Upravo to se postize klasicnim spojem chipa u SLAVE mod, jer su tad ulazni stupnjevi iskljuceni, i s pinom 11 se moze raditi bilo sto. I nama bi to odgovaralo... kad bi bilo moguce sve skupa, cijev i chip, vezati bez veznih kondenzatora...
No, kako vezni kondenzator mora postojati radi toga jer nam je staticki anondi napon pentode preko 100V a na pinu 11 u stanju mirovanja zelimo 0V, ispod donje granicne frekvencije koju taj vezni kondenzator prenosi, stanje je nedefinirano.
Netko bi mozda dosao na ideju da jednostavno islkljuci ulaz chipa i na pin 11 stavi otpor na masu, no u stanju mirovanja (izlazni napon na chipu = 0), pin 11 nije na 0V vec je blago pozitivan, i ta vrijednost varira s temperaturom,naponom napajanja i tolerancijama chipa - dakle, ijednostavno spajanje pina 11 na masu bi na izlazu dalo negativi offset reda volta, a da se umjesto toga recimo otpor zamijeni nekim trimerom za offset, opet se ne bi moglo podesiti da je u svim uvjetima nula. Pravo bi rijesenje bilo neka vrsta DC serva, koja bi sama podesavala napon na pinu 11 tako da je u mirovanju na izlazu chipa 0. S obzirom da DC servo ima gornju granicnu frekvenciju, ona bi bila odabrana vrlo nisko tako da servo ne pokusava kontrirati ulaznom signalu ni za najnize frekvencije od interesa. No, DC servo zahtijeva dodatne kompoennte... koje zapravo vec postoje u samom chipu - i zovu se ulazni stupanj.
U klasicnom spoju ovog chipa, ulazni stupanj je taj koji svojim pojacanjem preko povratne veze automatski stabilizira pojacalao tako da mu je izazni offset zanemariv, sto je moguce jer je chip interno DC vezan pa nema donje granicne frekvencije, i povratna veza radi i za staticke (DC) uvjete. Dapace, buduci da pojacanje chipa kad j eimplementiran kao pojacalo (odabrano vrijednostima otpora u povratnoj vezi, mora biti vece od cca 20 da bi chip bio stabilan) pojacava i vlastiti DC offset chipa, povratna se veza najcesce izvodi tako da ima neku vrlo nisku donju granicnu frekvenciju, ispod koje pojacanje pojacala pada prema 1, i za DC uvjete je 1 - kako bi za DC offset pojacanje bilo 1, i offset na izlazu bio najmanji moguci.
U nasem slucaju, mi zelimo zadrzati samo ovu zadnju funkciju - da je pojacanje za DC 1, naime, zato jer cijevni stupanj ne kontrolira chip ispod svoje donje granicne frekvencije, umjesto da izvana implementiramo DC servo za to, radije ostavljamo aktivirane ulazne stupnjeve chipa, ali im dajemo da rade (vide izlazni signal preko posebne povratne veze na - ulaz chipa) samo za vrlo niske frekvencije, koje cijevni stupanj ne prenosi. A koji signal dajemo na uobicajeni (+) ulaz samog chipa? S obzirom da ispod donje granicne frekvencije cijevnog stupnja (dabeli subsonici...) a pogotovo u mirovanju (DC uvjeti) zelimo da je izlaz iz chipa 0, onda naravno i na ulaz chipa stavljamo 0, tj. masu. Ono sto jos zelimo je da za te vrlo niske frekvencije i DC pojacanje chipa bude 1, kako se njegov vlastiti DC offset me bi pojacavao, i time bi i DC offset izlaza bio najmanji moguci. Kako to postici? Jednostavno - izlaz je spojen na - ulaz kao NPV bez dijelila, cime je postavljeno pojacanje 1. Sad jos samo treba to ograniciti na vrlo niske frekvencije - i to se postize spajanjem (-) ulaza na masu preko kondenzatora, koji dopusta da signal s izlaza djeluje na (1) ulaz za vrlo niske frekvencije, ali ne dopire do ulaza za frekvencije iznad toga. Zasto? Zato jer ne zelimo da ulazni stupnjevi chipa radi reakcije na signal s izlaza koji nastaje kao poslijedica onog sto dolazi sa cijevi na pin 11, kontriraju tom istom siglau na pinu 11 - ne zaboravimo da je izlaz bufferirani pin 11, dakle prakcki kopija signala na pinu 11, ali se taj isti signal dovodi na (-) ulaz chipa, dakle invertirajuci, cime ulazni stupnjevi prozivode signal tocno obrnut od onog sto je na izlazu, u pokusaju da korigiraju izlaz kako bi sve skupa izgledalo kao pojacalo s pojacanjem 1. Taj dio price zelimo samo za DC, kad signali iz cijevnog stupnja ne dopiru do pina 11 radi veznog kondenzatora koji je za DC otvoren krug.
Problem ovog pristupa je sto je za frekvencije iznad vrlo niskih, pojacanje samog chipa rastuce, i doseze maksimalno moguce pojacanje, dakle pojacanje chipa bez povratne veze, na nekoj ne tako visokoj frekvenciji, unutar audio podrucja. S tim se dobivaju dva nezeljena efekta - iako je normalni ulaz chipa spojen na masu (preko otpora), pojacanje za shum tog otpora i samog chipa je maksimalno moguce, a za te frekvencije nema povratne veze koja bi pojacanje smanjila na neku normalnu mjeru. Ovdje se nadamo da ce (relativno niska) impedancija cijevnog stupnja, koji zapravo za te frekvencije predstavlja opterecenje ulaznim stupnjevima chipa, dovoljno atenuirati shum. Ovo je jos uvijek pitanje eksperimenta, i moguce je da ce trebati kompromis u vidu dopustanja da chip ulaznim stupnjevima ipak donekle kontrira lampi, u zamjenu za kontrolu nad vlastitim shumom.
Drugi problem nastaje ako netko makne lampu iz podnozja. Sada vise nema nicega sto bi 'pogazilo' signal iz ulaznih stupnjeva, koji je u tom slucjaju stotinama tisuca puta pojacan ulazni shum i shum samog ulaznog dijela u chipu, dakle, potencijalno shum pojacan do clippinga na izlazu. Upravo radi toga je i stavljen optocoupler koji u tom slucaju automatski stavlja chip u standby i iskljucuje izlazni stupanj kompletno.
No, kad sve skupa radi kako je zamisljeno, ostaje jos odredjivanje vremenskih konstanti. Ona za ulazni stupanj chipa mora biti najdulja jer u protovnom kod stabiliziranja stupnja s lampum, moze doci do 'pumpanja' ce postojati dvije razlicite NPV koje u jednom trenu mogu kontrirati jedna drugoj, tako da brza reagira brze od spore radi cega spora ima zakasnjelu reakciju ' overshoot'. Cijeli sustav ipak ne moze postati oscilator na niskim frekvencijama ali moze biti lose prigusen i zahtijevati jako dugo vrijeme stabilizacije. 'DC servo' dio ne smije uticati znacajno niti za najnize audio frekvencije, tako da bi bilo dobro da mu je donja granicna frekvencija barem 10x manja od one koju doredjuje vezni kond s stupnja s lampom - u stvarnosti to ce biti nesto ispod 1Hz.
KAda se maknemo od tih niskofrekventnih prica, dolazimo do globalne NPV nazad na ulaz cijevi. Ona je spojena bas tu radi odgovarajuce faze, a razlog zasto je spojena je sto je za ocekivati relativno visoku izlaznu impedanciju MOSFET buffera u chipu. Ono sto zelimo postici je 1/10 impedancije opterecenja ili manje, sto nam daje damping faktor 10, cime dobivamo pojacalo koje nece imati problema s kontrolom basa za 95% uobicajenih zvucnika. S obzirom da ipak moram ocekivati da zvvucnici imaju i padove impedancije do pa cak i ispod pola nominalne, bilo bi lijepo da postignemo i manje, recimo 1/20 nominalne impedancije zvucnika. Tjerati mak na konac bitno ispod toga nije potrebno. No, ono sto ocekujemo je reda velicine pola ohma, a lijepo bi bilo imati manje, recimo oko 0.2 ohma. Da bi to postigli, treba nam jedna manja mjera povratne veze - za dvostruko smanjenje, 6dB NPV. Sto to znaci? Ukratko da pojacalo bez NPV ima dva puta vece pojacanje nego s njom. Na pola samanjeno pojacanje = na pola smanjen izlazni otpor, u slucaju ovakve izvedbe NPV. No, ova NPV smanjuje i ulaznu impedanciju, a nju zelimo relativno visokom, barem 20-ak k, a po mogucnosti blize 50k, sto je standard. Uz sve to, ako vec idemo smanjivati pojacanje uporabom NPV da bi dobili gore opisani efekt, mora nam na kraju ostati dovoljno pojacanja za postizanje pune snage iz nekog standardnog ulaznog signala. Za to se najcesce odabire 1V eff, tj. 2.83Vpp. Za 50W u 8 ohma nam na izlazu treba ravno 20 puta toliko, pa je to ujedno i pojacanje koje zelimo imati kad stavimo NPV. Sto znaci da cijevni stupanj, jer je on taj koji daje naponsko pojacanje, mora imati barem 6dB vise, tj. dvostruko pojacanje, da bi imali tih 6dB 'visak' za NPV. S obzirom da ipak zelimo ostaviti 'fore' za razne eksperimente, trazila se cijev koja moze dati pojacanje reda 60-80, s nekim minimumom izoblicenja i s relativno niskim izlaznim otporom. Relativno veliko pojacanje i niski izlazni otpori su podrucje za koje su specijalno konstruiranje tzv. strme pentode, i gle cuda bas je takvih bilo na lageru.
No, jos je jedan drugi razlog zasto bas pentoda - smanjenje ulazne impedancije kod ovakve primjene NPV. Da bi se zadrzali u okvirima standarda, treba u tom slucaju rabiti relativno visoke vrijednosti utpora na ulazu i u povratu, i tu dolazimo do vjecno prisutnog problema ulaznih kapaciteta - u najboljem slucaju, ta dva otpora u paralelu se serijski vezu na ulazni kapacitet, i s njim cine visokopropusni filter. Cak i paralelno vezani (a situacija je gora ako je recimo na ulazu potenciometar!), vrijednost koja ispada je prilicno velika. A kako ne zelimo da nam se pojacalo pretvori u oscilator, gornja granicna frekvencija koju definira takav 'ulazni filter' treba biti cim veca - u prevodu, ulazni kapacitet treba biti cim manji, a tu pentode caruju.
Na kraju, postoji jos jedan razlog zasto bas TA pentoda. Naime, spomenuo sam problem izlazne impedancije cijevnog stupnja - cim manje, to je cijevni stupanj bolji driver za izlazni stupanj chipa. Ovo je ujedno jedan od vecih problema s hibridima opcenito, i ovome se jako cesto kod 'jednostavnih' hibrida poklanja premalo paznje, pogotovo kad su u izlazu relativno 'kapacitetni' MOSFETi. Jedna prednost DMOS-ova u izlaznom stupnju odabranog chipa je sto su im kapaciteti relativno mali (ali na zalost i strmina, sot povecava izlaznu impedanciju), jer su kapaciteti problem i dijelovima unutar chipa, i puno vise nego nasoj pentodi. No, cinjenica je da bi ista pentoda spojena u triodu dala sklop s nizim izlaznim otporom, ali i nizim pojacanjem i puno vecim ulaznim kapacitetom. No, dalo bi se dikutorati da ni taj ulazni kapacitet nije toliki bauk (a postije i nacini da se djelomicno kompeziraju njegovi efekti), no ostaje pitanje pojcanja. Ova pentoda jos uvijek ima dovoljno pojacanja da uz pazljivo projektiranje cijevnog stupnja ostane ponesto viska ze malo NPV. Drugim rijecima, sajemo si opet 'fore' za eksperimente. Istina, 'idealna' konfiguracija bi bila nesto tipa Mu-slijedilo ali za to nam vec trebaju dvije triode - no cak i to ostaje mogucnost ako ovo bas nikako ne upali, premda bi prije mogli biti podli i napraviti hibridni hibrid, Mu slijedilo do pentode i tranzistora, koje tjera chip. Krajnja hereza.
[quote]
-Tko je autor, odnosno gdje je objavljen izvornik ideje?[
/quote]
It is I. Leclerc
Radni naziv tog projekta, dok je jos bio oj, je 'heretik'. Mislim da je jasno zasto... a mislim i da je naziv OK
mozda bi ga trebalo ostaviti
. Daleko bolje objašnjenje bi bilo od "nadzornog" kojeg nam nesto nema ovdje.
